| 項次 | 料號 | 數量 | 單位 | 需用日 | 小計 |
| | 品名規格 | | | 單價 | |
| 規格 | |
| 10 |
|
1 |
LOT |
20261030 |
|
| | 測試驗證板設計與佈局 | | |
________________ |
________________ |
| | 線路計+Layout Layout 1:高速走線,VSS Layout 2:VSS Layout 3:中速走線,VSS Layout 4:VSSA1-4,VDDT,DVDD12 Layout 5:低速走線,VSS Layout 6:VDDIO,VDDD 各層VSS多打VIA連接 Required PCB design changes 1. Pin31_clk_sel_i[1], Pin32_clk_sel_i[0] 修改為DIP Switch 2. 1.8V LDO (TPS73618MDBVREP)可否修改成我方已備料的 MIC47050-1.8YML-TR。 3. 晶片右側出Pin針腳改成”公排針相連” 4. Power domain重新規劃 其餘相關設計需求詳如附件(因圖面涉及機密,如需報價請再來信詢問)
|
|