| 項次 | 料號 | 數量 | 單位 | 需用日 | 小計 |
| | 品名規格 | | | 單價 | |
| 規格 | |
| 10 |
|
1 |
CS |
20261002 |
|
| | 委託微型化高速電路設計及布局驗證 | | |
________________ |
________________ |
| | 委託微型化高速電路設計及布局驗證之請購規格 以及相對應的驗收標準如下: ,,完成 TSMC 65nm 9lmT2_6X1Z1U 製程設計環境設定,並完成指定 Standard Ce ll Library 導入; 驗收時應提供相關設定資料或可供查驗之設計環境畫面。 ,,完成 MACRO_DATA_buf_d2 之 FloorPlan、布局繞線及 GDSII 版圖產出; 驗收時應提供可開啟檢視之 GDSII 檔案或完整設計成果資料。 ,,完成 MACRO_CLK_buf 之 FloorPlan、布局繞線及 GDSII 版圖產出; 驗收時應提供可開啟檢視之 GDSII 檔案或完整設計成果資料。 ,,完成 DRC 驗證;所有可歸責於電路實體設計之 DRC 錯誤應完成排除,若仍有 warning 或例外項目, 應提供原因及可接受性說明。 ,,完成 LVS 驗證;版圖與原理圖/netlist 比對結果須一致, 驗收結果須顯示為 Matched、Correct、Clean 或相同意義之通過狀態。
|
|